数字电路必须稳定且可靠地运行，电源必须“干净”，并且必须及时补充能量，即滤波和去耦必须良好。
什么是滤波器去耦？简而言之，当芯片不需要电流时，它可以存储能量，并且在需要电流时可以及时补充能量。
这里有些读者会说，这种责任不是DC / DC，LDO吗？是的，它们可以在低频下完成，但是高速数字系统却有所不同。
我们先来看一下电容器。
电容器的功能仅仅是存储电荷。
众所周知，电源中需要进行电容器滤波，并且在每个芯片的电源引脚上放置了一个0.1uF的电容器以进行去耦。
但是，某些板载芯片的电源引脚旁边的电容为何为0.1uF或0.01uF，有什么特殊性吗？要了解这一点，有必要了解电容器的实际特性。
理想的电容器只是电荷的存储，即C，但实际制造的电容器并非如此简单。
分析电源完整性时，常用的电容模型如图1所示。
图1在图1中，ESR是电容器的串联等效电阻，ESL是电容器的串联等效电感，C是实际理想的电容器。
ESR和ESL由电容器的制造工艺和材料决定，无法消除。
那么这两件事对电路有什么影响？ ESR影响电源的纹波，ESL影响电容器的滤波器频率特性。
我们知道：电容器Zc = 1 /ωC的电容电抗电感器Zl =ωL，ω=2πf的电感电抗实际电容器的复阻抗为：Z = ESR +jωL-1/jωC= ESR +j2πfL可以看到-1 /j2πfC，当频率很低时，电容器工作，而频率在一定程度上很高，则电感的作用不容忽视。
当频率较高时，电感起主导作用，电容器失去滤波作用。
因此请记住，电容器不仅是高频电容器。
实际电容器的滤波曲线如图2所示。
图2如上所述，电容器的等效串联电感取决于电容器的制造工艺和材料。
实际的片状陶瓷电容器的ESL范围为十分之几nH至几nH。
封装越小，ESL越小。
从图2可以看出，电容器的滤波曲线不是平坦的，就像a＆amp; V＆＃39;，这意味着它具有选频特性。
有时我们希望它尽可能平坦（以前的板级滤波），有时我们希望它尽可能锐利（滤波或开槽）。
影响该特性的因素是电容器的品质因数Q：Q = 1 /ωCESR越大，Q越小，曲线越平坦；相反，ESR越小，Q越大，曲线越锐利。
通常钽电容器和铝电解的ESL相对较小，但ESR较大，因此钽电容器和铝电解的有效频率范围很宽，非常适合以前的板级滤波。
换句话说，在DC / DC或LDO的输入级中，通常使用容量较大的钽电容器进行滤波。
并在芯片附近放置一些10uF和0.1uF电容器以进行去耦，陶瓷电容器的ESR极低。
说了这么多，我应该在芯片的引脚附近放置0.1uF或0.01uF吗？下面列出以供参考。
因此，将来不会在所有产品中看到0.1uF的电容器。
在某些高速系统中，这些0.1uF电容器根本无法工作。
来源：村田华人技术社区免责声明：本文内容经21ic授权后发表，版权归原作者所有。
该平台仅提供信息存储服务。
本文仅代表作者的个人观点，并不代表该平台的立场。
如有任何疑问，请与我们联系，谢谢！
